现场可编程门阵列(FieldProgrammableGateArray，FPGA)可通过用户软件编程来配置生成硬件电路，极大提高了电子系统设计中的灵活性和通用性，因而被广泛应用于航天、通信、医疗和工控等重要领域。但在空间环境中，基于SRAM的FPGA容易受SEU(SingleEventUpset)和SETs(SingleEventTransients)的影响，从而导致系统故障。DMR(DualModularRedundancy)和TMR(TripleModularRedundancy
暂无评论
4*4的华莱士树乘法器实现了直接处理带符号数乘法
移位相加法乘法器设计原理是从被乘数的最低位开始判断，若为1，则乘数左移i（i=0,1...(WIDTH-1)）位后，与上一次和相加；若为0，则乘数左移i位后，以0相加，直至被乘数的最高位。
四位乘法器的设计，包含vhdl代码和分析，还有输出图形
介绍乘法器的设计，可以看看哦，主要是关于定点和浮点的问题
EDA课程设计论文——EDA课程设计论文——乘法器乘法器EDA课程设计论文——乘法器
Composition principle course design (multiplier)
完整的实验报告 由8位加法器构成的以时序逻辑方式设计的8位乘法器。其乘法原理是：乘法通过逐项位移相加原理来实现，以被乘数的最低位开始，若为1，则乘数左移后与上一次和相加，若为0，左移后以全零相加，直至
模拟乘法器电路设计 awqwsqw
根据补码的特点对Booth2算法进行了改进,在得到部分积的基础上,采用平衡的42压缩器构成的Wallace树对部分积求和,再用专门的加法器对Wallace产生的结果进行求和得到最终结果。用Veril
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法,改进的4:2压缩结构和部分积求和电路,完成Carry Save形式的部分积压缩,再由Carry L
暂无评论