Altera公司发布的早期试用设计软件Stratix 10 FPGA和SoC

AlteraFPGACPLD基础篇PDF文档，不包含光盘内容

Altera_FPGA_CPLD设计_高级篇.

Altera FPGA_CPLD设计 基础篇

北京——Altera公司(NASDAQ: ALTR)今天发布Quartus:registered: II软件8.0,支持公司的40-nm Stratix:registered: IV FPGA和Har

无线终市场正在迅速向下一代移动广播接入系统进展,例如WiMAX和3GPP LTE等。实现这些无线系统需要高性能数字信号处理(DSP)、较大的存储器和I/O带宽,并且功耗和成本要低,灵活性要好。Stra

负面测试（Negativetesting）是相对于正面测试（Positivetesting）而言的。它们也是测试设计时的两个非常重要的划分。简单点说，正面测试就是测试系统是否完成了它应该完成的工作；而

Altera公司Cyclone V28nm FPGA功耗优势

Altera公司宣布,Stratix:registered: III FPGA的DDR3存储器接口速率超过1067 Mbps,存储器性能比竞争FPGA解决方案高出33%。更宽的存储器带宽支持新的通信、

Altera-fpga design examples and source code analysis

PCI-E interface design based on Altera FPGA