18μmCMOS 10 Gbits分接器设计

这是基于VHDL语言设计的分接器的实现，实现时分多路系统的64路时隙的分接

0_18_mCMOS工艺下的新型ESD保护电路设计

IEEE-802.3av-10Gbits-EPON介绍

采用 T SM C 0.18 μm C M O S 工艺实现了一个应用于光纤通信系统 SD H ST M -64的10 G b/s 1:4分接器,整个系统采 用树型结构,由一个高速1:2分接单元,两个

FPGA实现复接与分接系统,引言近年来可编程器件的应用日益广泛,使用较多的是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。FPGA器件性能优越,使用方便,成本低廉,投资风险小,使用FP

M0802-W JST0.8连接器规格： 　　额定电流：0.5A  AC, DC 　　额定电压：30V  AC ,DC 　　工作温度：-25C-+105C 　　接触电阻：20mΩmax 　　绝缘电阻：

本文设计了一个E1接口的数字分接复用器,其主要功能是将接收端收到的8.448Mbps的E2信号转换为四路2.048Mbps的标准E1信号,在发送端将这四路E1信号再转换为原来的E2信号。在Quartu

次文档是PDF格式。是“程敢峰、姚集新编著

CMOS10Gbs41

单片机3个IO接18按键程序加proteus