VHDL分接器

Design of time division multiplexer based on VHDL

38译码器 VHDL 5/8 分频器VHDL

18μmCMOS10Gbits

FPGA实现复接与分接系统,引言近年来可编程器件的应用日益广泛,使用较多的是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。FPGA器件性能优越,使用方便,成本低廉,投资风险小,使用FP

次文档是PDF格式。是“程敢峰、姚集新编著

VHDL 分频器 十分频 div分频器 里面有详细注释

摘 要: 介绍了SDH系统中的接口电路--数字分接复用器的VHDL设计及FPGA实现。该分接复用器电路用纯数字同步方式实现,可完成SDH系统接口电路中7路(可扩展为N路)E1数据流的分接和复用。该设计

在学习期间写的，参考书上的套路。该代码实现了 1 ~ 255 的整数频率划分，无论偶数奇数，都可以实现 50% 的占空比

本文对二次群的分接处理,提出了一种基于FPGA的方案,介绍了二次群的帧结构,给出了帧头捕获、帧丢失告警、负码速调整等VHDL语言的关键程序。在QUARTUSII软件中编译完成,资源仅占用三十多个LE,

VHDL编写的较为简单的2.5分频程序.