FPGA VHDL语言设计一个十进制计数器具有显示位置随计数时钟在八个数码管中左右滚动的功能每计数到9时蜂鸣器响一声
FPGA VHDL语言设计一个十进制计数器具有显示位置随计数时钟在八个数码管中左右滚动的功能.每计数到9时蜂鸣器响一声每次滚动切换方向时蜂鸣器响一声出现任何停顿跳跃等现象不给分
文件列表
FPGA VHDL 语言设计一个十进制计数器，具有显示位置随计数时钟在八个数码管中左右滚动的功能 每计数到 9 时，蜂鸣器响一声
(预估有个134文件)
_info
820B
_primary.dat
12KB
_vmake
26B
bylsmg.vhd.bak
2KB
bylsmg.root_partition.cmp.ammdb
305B
bylsmg.root_partition.map.hbdb.cdb
1KB
bylsmg.root_partition.map.cdb
4KB
bylsmg.root_partition.cmp.cdb
5KB
bylsmg.map.ammdb
129B
bylsmg.(0).cnf.cdb
4KB
暂无评论