基于FPGA的任意字节数的UART串口发送工程源码
基于Intel Altera的Quartus II平台FPGA的任意字节数的UART串口发送工程源码1详细的仿真TB文件2单字节起始位1bit数据位8bit停止位1bit无奇偶校验3通过参数化设置可实现任意字节数的UART发送4详细的说明文件请参考本人博文https wuzhikai.blog.csdn.Net article details126093301.
文件列表
基于FPGA的任意字节数的UART（串口）发送工程源码
(预估有个902文件)
uart_bytes_tx_test_run_msim_rtl_verilog.do.bak10
2KB
_info
3KB
_vmake
29B
uart_bytes_tx_test_run_msim_rtl_verilog.do.bak1
2KB
uart_bytes_tx_test_run_msim_rtl_verilog.do.bak
2KB
_info
8KB
_vmake
29B
_info
7KB
_vmake
29B
_info
5KB
暂无评论