暂无评论
基于quartus ii的100进制计数器vhdl语言
60进制计数器
10进制计数器
基于Multisim的30进制计数器，用了74ls90来实现，电路相对比较简单，适合新手学习
4进制计数器
labview的数字电路仿真，是7进制的计数器，用的是脉冲式触发的JK触发器组成的。
50进制计数器，异步置数，同步置位，CLKRSTRET都是低电平触发，个位十位同时计数，带CY输出。代码中有解释，啥也不说了，都在WORD里了。
24-digit counter
Set下降沿置1，二极管灭，达到清零效果,用于记忆时钟前沿到来时输入的电平,下降沿启动减计数器.
代码简单实用,是学习EDA和嵌入式的好东西,方便工作与学习
暂无评论