数字钟的设计 时间以24小时为一个周期;

一、设计目的 1. 熟悉集成电路的引脚安排。 2. 掌握各芯片的逻辑功能及使用方法。 3. 了解面包板结构及其接线方法。 4. 了解数字钟的组成及工作原理。 5. 熟悉数字钟的设计与制作。

12小时数字钟课程报告基于FPGA的vhdl语言设计

1、24小时计数显示；2、具有校时功能（时，分）；附加要求：1、实现闹钟功能（定时，闹响）；

24小时时钟数字钟,采用74LS48+74LS160方案,通过555产生时钟,,multisim10及以上版本可以打开仿真

输入一个用24小时制表示的时间（h:m)，把它转换为用12小时制表示的时间并输出。如：输入9:05,输出9:05AM;输入12:10,输出12:10PM;输入14:30,输出2:30PM。

用java实现24小时周期时间转换成12小时周期时间

用HDL设计一个多功能数字钟，包含以下主要功能： 1.计时及校时，时间可以24小时制或12小时制显示 2.日历：显示年月日星期，及设定设定功能 3.跑表：启动/停止/保持显示/清除 4.闹钟：设定闹钟

24小时打造一个破解高手（教你如何成为一个真正的网络高手）

本程序仅供参考,可能会在不同机器运行出错.请谅解.

中山大学大一数电实验，利用proteus设计电子钟，24小时制并可调时间。只提供电路（DSN文件）。