该文介绍Altera Cyclone平台PLL核的特性,包括支持的功能和设备家族相关的差异,以及通过Avalon Memory-Mapped寄存器或SOPC Builder系统模块的顶层信号访问状态和控制信号的方法。特别提到,在Stratix III和Stratix IV设备家族中支持动态相位重构。同时还讨论了PLL输出时钟的两种使用方式,作为SOPC Builder系统中的系统级时钟源和其它应用场景。