pulp riscv soc核systemVerilog语音描述，内含dpram及sram模型，支持直接仿真，采用四级流水架构，同时包括外围器件及并行资源。