qq_93023656

pulp riscv soc核systemVerilog描述

pulp riscv soc核systemVerilog语音描述，内含dpram及sram模型，支持直接仿真，采用四级流水架构，同时包括外围器件及并行资源。

PULP RTL代码：RISC-V核心，32位SOC，四级流水设计

这份RTL代码采用SystemVerilog编写，针对PULP平台，包含了RISC-V核心和32位SOC设计。设计采用四级流水，配备详尽的说明书和完备的testbench，方便仿真验证。

PULP RISCV核RTL代码的编写

PULP的RISCV核RTL代码是用于学习的SOC内核，可供学习使用，但请勿商用。

逻辑分析软件工具，波形捕获技巧

逻辑分析仪软件，运用捕获波形的技巧，为您提供高效数据分析。利用该软件，轻松捕获波形，助您快速完成分析任务。

红芯电子altera的FPGA系列资料5

这是红芯电子的altera开发板资料,这是系列资料的第五部分,后续还有原理图,verilog代码,modsim代码和nios II代码,视频教程太大就不上传,有需要的朋友可以私信我

红芯电子altera的FPGA系列资料3

这是红芯电子的altera开发板资料,这是系列资料的第三部分,后续还有原理图,verilog代码,modsim代码和nios II代码,视频教程太大就不上传,有需要的朋友可以私信我

红芯电子altera的FPGA系列资料1

这是红芯电子的altera开发板资料,这是系列资料的第一部分,后续还有原理图,verilog代码,modsim代码和nios II代码,视频教程太大就不上传,有需要的朋友可以私信我

红芯电子altera的FPGA系列资料3

这是红芯电子的altera开发板资料,这是系列资料的第三部分,后续还有原理图,verilog代码,modsim代码和nios II代码,视频教程太大就不上传,有需要的朋友可以私信我

黑金FPGA开发板verilog代码

黑金FPGA开发板相关原理图硬件相关，有关的芯片介绍

红芯电子xilinx的FPGA系列资料4

这是红芯电子xilinx开发板全套资料的第四部分，一共有四部分，还有视频资料，视频资料太大就不上传，有需要的可以私信我