FIFO verilogIP 提供深度为 1 的同步 FIFO 和异步 FIFO，采用 first word fall through 模式。同步 FIFO 有三种写法，异步 FIFO 也有三种写法。可参数化配置，接口符合 FIFO 基础接口，提供基础的测试台。两种 FIFO 均已在 FPGA 上验证。