包含FPGA实验报告的Verilog HDL实现项目:七人表决器、巴克码信号发生器和多功能数字时钟。