表4.13使用低频时钟输入的倍频值低频PLL倍频值（M） 4272 4395 4578 4725 4807 5127 5188 5400 5493 5859 6042 6075 6104 6409 6592 6750 6836 6866 6958 7050 7324 7425 7690 7813 7935 8057 8100 8545 8789 9155 9613 10254 10376 10986 11719 12085 12207 12817 13184 13672 13733 13916 14099 14420 14648 15381 15564 15625 15869 16113 16479 17578 18127 18311 19226 19775 20508 20599 20874 21149 21973 23071 23438 23804 24170

4.5.11确定PLL0频率参数的过程通过使用NXP提供的电子数据表可简单确定PLL0参数。如果要手动确定PLL0参数，那么可使用下面的步骤来进行：

  • 确定是否需使用USB，以及是否由PLL0驱动。USB要求一个占空比为50%的48MHz时钟源，也就是说，FCCO必须是48MHz的偶数整数倍（即96MHz的整数倍），误差范围极小；

  • 选择所需的处理器操作频率（FCCLK）。这取决于处理器的吞吐量要求，所支持的特定的UART波特率等。记住外设可在较低时钟频率下运行，这个频率可以低于处理器的频率（见“时钟分频器”和“功率控制”）。找出与所需FCCLK的倍数接近的一个FCCO值，再与步骤1中USB所要求的FCCO值相比较，较低的FCCO值，处理器功耗也更低。

  • 选择PLL输入频率（FIN）的值。这可从主振荡器、RTC振荡器或片内RC振荡器中选择。

想了解更多关于VHDL时钟倍频的设计吗？你可以查看这里。如果你对Xilinx PLL任意时钟输出程序感兴趣，请访问这个链接。芯片时钟频率的详细信息可以在此处找到。

对电子时钟程序电子时钟的深入理解，点击这里。如果你正在寻找电子时钟课程设计，可以参考这个链接。关于基于PLL的时钟恢复设计方案，更多信息在这里。

你是否好奇超级c++时钟时钟时钟时钟的实现？了解更多！Cyclone IV器件中的时钟网络与PLL的细节，请访问这个链接。