在半导体行业中，芯片测试是确保产品质量的关键步骤。将详细解释芯片测试中的一些常用术语，主要包括CP、FT和WAT。

  1. CP (Chip Probing)：CP是晶圆级测试，用于检测未封装的Die的良率。测试的目的是找出不良的Die，以减少不必要的封装和测试成本。CP测试通常包括基本的器件参数测量，如阈值电压(Vt)、导通电阻(Rdson)、源漏击穿电压(BVdss)、栅源漏电流(Igss)和漏源漏电流(Idss)。由于探针卡的限制，高电流测试等项目可能不在CP阶段进行。更多关于CP测试的详细介绍，可以参阅半导体测试概论_半导体测试入门好书。

  2. FT (Final Test)：FT是最终测试，针对已经封装好的芯片进行，主要检查封装工艺的良率。FT测试着重于芯片的实际应用性能，可能会包括待机测试等。相比于CP，FT的测试条件更加严格，测试项目虽然较少，但都是确保芯片功能和性能的关键指标。FT还会进行质量认证(QA buy-off)，以确保产品符合标准。您可以通过半导体测试概论了解更多关于FT测试的内容。

  3. WAT (Wafer Acceptance Test)：WAT是对晶圆的接受测试，主要关注特定的测试图形(test key)，通过电参数来评估各工艺步骤的正常性和稳定性。WAT不同于CP和FT，它的测试项目是独立的，验证制造过程的准确性。如果您有兴趣进一步研究WAT测试，可以参考半导体芯片失效分析。

CP与FT的关系：CP测试是在封装前进行的，目的是监控前道工艺良率，降低封装不良的成本。FT则在封装后进行，确保封装后的芯片满足应用需求。部分测试项在CP阶段完成，FT时可免测，以提高测试效率。然而，某些关键测试只能在FT阶段进行。CP的测试条件通常较为温和，而FT可能需要在更高的温度下进行，以模拟实际工作环境。对于记忆体芯片，CP测试尤为重要，因为它涉及Redundancy Analysis，即通过MRA计算修复地址，使用Laser Repair修复不良Die，以提高良率和可靠性。部分公司可能会跳过CP测试，直接进行FT，但这通常发生在FT和封装良率较高的情况下。想要深入理解CP和FT的相互关系，建议查阅数字半导体测试基础。