组合逻辑:组合逻辑电路是指在任何时刻,输出状态只决定于同一时刻各组合逻辑电路输入状态的组合,而与电路以前状态无关。如:加法器、编码器、译码器、选择器等。存储电路:双稳态电路的特点是:在没有外来触发信号的作用下,电路始终处于原来的稳定状态。在外加输入触发信号作用下,双稳态电路从一个稳定状态翻转到另一个稳定状态。由于它具有两个稳定状态,故称为双稳态电路。
用户评论
推荐下载
-
AlteraXilinx FPGA逻辑门计算
FPGA 等效门数的计算方法,非常实用的资料
47 2018-12-29 -
电子技术时序逻辑电路
电子技术节 序逻辑电路 是大学期间学习的重要内容,有助于大学生提高电子技术实验.
8 2020-12-12 -
VHDL时序逻辑电路设计
VHDL时序逻辑电路设计,包括触发器和60位计数器。
32 2019-05-21 -
华为静态时序分析与逻辑分析
华为——静态时序分析与逻辑分析,可以参考看一下,作为平常的设计判断,是pdf文档
36 2019-08-02 -
EDA时序逻辑电路设计
EDA实验通过QUARTUS软件做一个时序逻辑电路的设计有计数器分频器锁相等模块
27 2019-07-25 -
时序逻辑电路设计.pdf
时序逻辑电路设计
21 2019-07-25 -
静态时序分析与逻辑设计
静态时序分析与逻辑设计Κ()v1"/#"<)v+-J1"c-)+JJ-+-<ǎt)-#$/b++-)$-J/+"J<<+$<$-)-.J-$"-<p-$%W+<
11 2022-07-27 -
数字电路时序逻辑电路
数字电路时序逻辑电路 上课课件 PDF格式
16 2020-07-19 -
数电异步时序逻辑电路
数字逻辑电路里我觉得最难的一章中的异步时序逻辑电路,在该资源中有许多经典的例题和解题思路、分析方法等等,是一个不错的资源!!!
29 2019-01-02 -
利用FPGA和CPLD数字逻辑实现ADC
数字系统的设计人员擅长在其印制电路板上用FPGA和CPLD将各种处理器、存储器和标准的功能元件粘合在一起来实现数字设计。除了这些数字功能之外,FPGA和CPLD还可以使用LVDS输入、简单的电阻电容(
26 2020-05-17
暂无评论