Verilog源代码

可用的or1200处理器verilog源代码

自己用verilog设计的一款电子表源代码，可以显示年月日，小时，分钟，秒。并实现润年和平年的转换。里面包含验证平台，绝对原创！！

光纤通信8b10源代码verilog实现解码编码等各个模块

给大家分享一个我写的用FPGA实现的实时连通区识别源代码。具体介绍请看下文。源代码附件里有，或者给我发邮件索取此算法的特点是：1）仅用一片低端FPGA即可实现，无需外接任何存储器。用Xilinx的LX

新手必下！ 很好的Vhdl,Verilog源代码集合。 很基本，适合模仿学习

Master SPI的源代码(Verilog)包括文档 测试程序

RS(255,247)，RS编码器，RS解码器 Verilog源代码。纠错能力不大于4个错误。

基于Verilog设计的"时钟"工程文件,quatus打开即可。

VGA 1024x768显示模块Verilog源代码，这是一个Verilog代码示例，用于实现VGA分辨率为1024x768的显示模块。可以作为学习和参考材料。

verilog CPU 源代码 硬件实现 8位乘法器 ， 高级算法，快速而小巧！ 硬件更需要算法！