60GHZ全数字锁相环的设计

锁相环介绍及应用,高频电子线路常用器件 调制与解调

提出了一种基于全数字锁相环的电力系统高精度同步时钟实现方法。该方法基于卫星时钟与晶振时钟授时误差互补的特点,在卫星时钟工作正常时,利用全数字锁相环使晶振时钟跟踪卫星时钟秒脉冲的相位波动,实时消除晶振时

针对非协作通信下MFSK信号解调的问题，提出一种基于全数字锁相环的无须任何先验信息的盲解调算法。该算法首先应用较少的码元提取出码元速率，随后通过对锁相环输出的频率跟踪信号进行处理，实现符号同步、符号门

本文研究了一种采用全数字锁相环实现频移键控FSK信号解调的新方案。该方案基于可编程门阵列FPGA器件,用一个FSK解调实例介绍了全数字锁相环和解调器设计的过程。所设计的电路通过软件验证和硬件仿真,证明

一种判决反馈数字锁相环的设计，方昶，林家儒，本文主要研究锁相环各模块以及整体数学模型的基础上，最终在ISEXilinx软件环境下，采用自顶向下的模块化设计思路完成了整个系统电�

全数字锁相环路的设计的资料和源程序，真的很好。。

通信实验仿真

关于通信原理的课程设计，是数字锁相环和位同步的课程设计。需要的可以看下。

XAPP854-数字锁相环(DPLL)参考设计

包括dpll.cppdpll.hdpll_main.cppdriver.cppdriver.h,其中dpll.cpp、dpll.h定义和实现了DPLL的全部功能，driver.cpp、driver.h