频率计要点

chenyinghui 24 0 DOCX 2019-01-13 05:01:57

FPGA 频率计要点

推荐下载

VerilogHDL语言的频率计,非常实用,已经通过编译,

该设计是一个完整的数字频率计,包含原理图和PCB及元件清单。原理图和PCB都是PDF格式的。可作为设计参考

500kHz简易频率计,做频率计器件参考的资料文档,有做相关的题目的可以参考一下。

简易频率计设计参考方案毕业设计有用大家都来看看

proteus,数码管显示,有代码和仿真图,C语言

①能够测试10Hz~10MHz方波信号； ②电路输入的基准时钟为1Hz,要求测量值以8421BCD码形式输出； ③系统有复位键； ④采用分层次分模块的方法,用Verilog HDL进行设计

他是在99999999计数器的基础上做出来的频率计,它的功能是测量频率

基于FPGA的VHDL数字频率计测试范围1hz- 1M 经典的测量范围

典型的频率计VHDL程序,并附有MODELSIM仿真波形加以说明!

用VHDL语言写的频率计程序,四位的。希望能帮上那些EDA的初学者。

用户评论

请输入评论内容

评分：

暂无评论