# 低功耗锁相环设计
低功耗锁相环专利.ZIP
CN100342652C.PDF CN101677244A.PDF CN101789785B.PDF CN101807914B.
CMOS全集成低压低功耗锁相环设计概述
锁相环是现代电路系统尤其是通信系统中非常重要的一个部分,通常锁相环的性能指标很大程度上影响着整个系统的整体性能。随着人们对低压低
锁相环设计
极为方便的锁相环参数设计软件，从ourdev整理收集
锁相环的设计
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-LockedLoop）。锁相环的特点是：利用外部输入的参考信号控制环
一种低功耗射频CMOS电荷泵锁相环的设计
一种低功耗射频CMOS电荷泵锁相环的设计。。。。。。。。。。。。。。。。。
锁相技术锁相环
锁相环路是一个相位的负反馈控制系统。这个负反馈控制系统是由鉴相器(PD)、环路滤波器(LF)和电压控制振荡器(VCO)三个基本部
锁相环设计仿真与应用配套锁相环仿真软件
《锁相环设计、仿真与应用》配套的锁相环仿真软件，与这本书配套使用，是设计锁相环的必备利器
一种高速低功耗低相位抖动CMOS锁相环
电路设计方案
dpll锁相环设计代码
dpll设计代码及基本原理，深入理解锁相环的工作原理，并提供代码
全数字锁相环设计
全数字锁相环设计，是新型的锁相环设计，应用的基础!