# JK触发器计时器
RS触发器D触发器JK触发器.docx
1．验证基本RS触发器门控D触发器边沿JK触发器的逻辑功能2．熟悉常用触发器的使用方法
JK触发器VHDL
使用VHDL编程实现了JK触发器的功能，可以将其下载到FPGA中进行实验
JK触发器仿真
JK触发器变为D触发器的实验仿真，实现JK触发器的拓展使用。
所有jk触发器
jk触发器
JK触发器D触发器比较器verilog
verilog编写的关于JK触发器D触发器和比较器的源程序模块和测试程序模块
JK触发器及D触发器构成计数型触发器
基于Multisim14，绘制的JK触发器及D触发器构成计数型触发器仿真.
触发计时器
触发计时器
JK D T触发器
详细介绍JK、D、T触发器，内容简单易懂。
JK触发器VHDL QuartusII
JK触发器VHDLQuartusII仿真
JK触发器的vhdl
jk触发器的vhdl语言，适用于eda,同步置一。异步清零端，使用的CASE语句