# 约束设置方法
allegro约束设置
Allegro 16.0 以后版本的约束规则设置较之前有很大改变，对于用惯了 15.x 的人来说，很多不习惯新的约束管理器约束，
约束规则设置
( Allegro16.6约束规则设置详解
ALLEGROddr约束规则设置
ddr约束规则设置,学会了DDR，PCB随便画！
Allegro约束设置详解
以Allegro16.6为平台，详细说明常用约束设置，图文讲解，清晰明了
ALLEGRO约束规则设置
对于约束规则的设置。在网上是比较难找到合适的。这个是以DDR为范本。相对来说是比较有意义的。
DCdesigncomplier时序约束设置
牛人关于 DC时序的概念讲解和约束设置，适合新手进阶用，个人觉得不错
ddr布局布线约束设置
ddr布局布线约束设置，利用cadence约束设置规则对DDR设计进行约束
allegro16.3约束设置
allegro16.3约束设置，详细的描述了约束管理器里的各种设置。
allegro163约束设置
allegro16.3约束设置 关于allergo16.3布局布线时 注意的事宜有相关的描述！
ISE管脚约束设置参数详解
ISE管脚约束设置参数详解,介绍了Xilinx ISE开发工具下约束文件种类。设置等信息，师初学者必学基础。