# 基于FPGA的频率计原理
基于FPGA的频率计
基于cycloneiii的频率计 可测占空比 数码管显示 带超量程报警 包含整个工程文件
基于FPGA的频率计
设计一个8位十进制的数字频率计，最高测试频率为99M，将测得的频率显示在8个数码管上，要求利用人眼的视觉暂留循环点亮8个数码管，
基于FPGA的频率计
vhdlfpga频率计采用vhdl编写频率计
基于FPGA的频率计
基于FPGA的频率计设计
基于fpga等精度频率计的设计频率计
基于fpga的等进度频率计采用VHD了编程等精度方法
fpga频率计
通过FPGA测量一个信号的频率，然后将数据串行输出，供单片机读取和显示
FPGA频率计
FPGA 频率计 采用verilog 硬件描述语言进行，设计，并且实现了。
FPGA频率计
基于FPGA的频率计verilogHDL
基于FPGA的频率计设计
此设计是基于FPGA的频率计设计。压缩包里有详细的项目和设计文档。硬件资料将在“我的资料”里上传。仅供大家下载参考学习。
基于FPGA的频率计实现
48Mhz测量12Mhz以下频率,并通过数码管显示