Ta上传的资源 (0)

这是之前做设计的时候存下来的代码,通过quartus使用verilog hdl实现的基本PID控制,做的不算好,只实现了基本的PID控制,精度不敢保证。 之前本来想在网上找,但是找不到不到只能自己学着写。 应付一下课程设计和毕业设计还是可以的。 这是仿真的图,数据变化符合PID的预期,只是精度不够高

最近实验室需要安装exata,需要cmake编译源码,中间就要用cygwin的Perl组件。 从官网下载的是只有安装包,没有组件,后来多个地方下载,找到相关组件达到现在的版本。 使用方法:1直接解压,打开exe执行文件中间两个比较长的文件就是组件目录,安装过程中,选择本地安装包即可 2或者是下载官网