heiyuge的所有下载-用户-卡了网

写代码画时序图用

FPGA通过突发模式读写DS1302日期和时间,并通过串口发送到串口助手显示。(组合电路时序电路严格分开)。

分享若干年前的一个比赛项目上位机源码,本LabVIEW上位机通过4G(tcp/ip)通讯,实现了对下位机采集到的数据的接收与控制,主要包含以下功能:图像的传输及处理显示和存储、温度等数据的处理显示、图像的放大缩小、蜂鸣器及闪烁预警等

在RAM中循环产生0~Z的数据,产生数据都是速度由变量rate控制,RAM写满时写入SD卡存储起来,一次写入一个block。程序主要采用了有有限状态机和verilog行为级描述,组合电路与时序电路严格分开,注释较为清楚。

FPGA\Verilog实现开方、平方、取余等数学算法,已经在硬件中实际验证过,计算没有问题,验证硬件是黑金的AX530

用严格的组合逻辑和时序逻辑和状态机实现了千兆以太网和电脑的收发通讯,接受到的数据显示到数码管上。verilog硬件描述语言再quartus 13.1上编写,硬件采用的是黑金的AX530,程序自己写的,比黑金的程序逻辑清晰,注释全面

AD7606产生的8路数据依次进入两个FIFO中,一个FIFO的数据用于进入RAM然后按照扇区写入SD卡,另一个FIFO的数据通过串口发送到上位机,用于数据显示

根据程序所在位置拆分路径,然后按照系统时间命名要存储为TXT文件,解决了上位机每次读取数据都需要改变存储文件名字的问题。

循环产生数据,依次写入fifo,当到达一定数据量后,数据从FIFO读出写入RAM,RAM满了后,依次写入SD卡的扇区,一个SD扇区写满后,写入下一个SD扇区

LabVIEW子VI程序,可以直接调用,通过控制16位还是32位的bool值,实现数据转换成16位还是32位数据