Ta上传的资源 (0)

西南交大数电实验之可控分频器设计1、 FPGA 开发板上有一个 50MHz 的高频时钟。设计一个可控分频器，clk_in 为分频器时钟输入，sel为选择开关，clk_out为分频器信号输出。当sel=0时，fclk_out=sn[3:0]Hz； 当 sel=1 时，fclk_out=sn[4:0]