tangji258945

内存的原理和时序,DDR原理,时序,等分析,可作为入门教材使用,也可以作为DDR驱动开发资料使用。 且包含altera公司的altera官方源码,可以供参考使用。

PYTHON资料,python相关的深度学习教程,可以供入门等学习和使用。 Python已经越来越火,深度学习也是,可以好好的学习参考下。

SystemVerilog Verification Test Platform Writing Guide.

Verilog Test Bench使用，可以学习学习！--------------------------------------------------------------------------------------------------------------------------

综合与 Design Compiler 综合是前端模块设计中的重要步骤之一,综合的过程是将行为描述的电路、RTL 级的 电路转换到门级的过程;Design Compiler 是 Synopsys 公司用于做电路综合的核心工具,它 可以方便地将 HDL 语言描述的电路转换到基于工艺库的门级网表。