Verilog Test Bench使用

FIFO，在FPGA中是一种非常基本，使用非常广泛的模块。FPGA高手可能觉得不值一提，但对于像我这样的新手，有时却是个大问题，弄了一个多月，总算有所进展，希望把自己的一些总结写下来，一方面希望对其他

Verilog inout 双向口使用和仿真，增加对CPLD的双向IO口的应用理解，结合电路实际原理来合理地编写和测试双向口的代码

如何使用Libero IDE编写Verilog模块,并验证语法错误,最后综合,然后查看综合后的电路?

本书可以帮助工程师写出更好的Verilog/SystemVerilog的设计和验证代码，书中举例说明了常犯的101个编码陷阱，非常实用

C++Test用户使用指导手册（非常棒的东东！）

诺基亚FIELD_TEST使用说明可以精确获知当地移动网络信息

JMeter-Test Fragment的使用博客的demo下载。下载后可以更深入的学习该博客,欢迎大家来学习一下

quicktestprofessional使用手册

搜集到的非常不错的google test框架、gmock使用的中文文档。

C++Test使用手册,C++单元测试VS插件工具说明书