Ta上传的资源 (0)

数字电路中,算术运算单元是数字系统的重要组成部分,算术运算主要有加、减、乘、除,其中加法器是基本的算术单元,其他算术单元都可以由加法器附加其他模块来实现。组合逻辑构成的乘法器占用硬件资源多,难以实现多位乘法器,不实用。运用时序逻辑方式设计由加法器构成的乘法器具有一定的实用价值。

基于FPGA实现交通灯控制器的源代码文件,已验证成功,设计一个十字路口的交通管理系统,并用VHDL进行描述。用两组数码管实现双向倒计时显示。

QuartusⅡ是Altera公司在21世纪推出的FPGA/CPLD开发环境，是Altera前一代FPGA/CPLD集成开发环境MAX+PlusⅡ的更新换代产品，其功能强大，界面友好，使用便捷。QuartusⅡ软件集成了Altera公司的FPGA/CPLD开发流程中所涉及的所有工具和第三方软件接口。

基于FPGA的数字锁相环源代码文件，已验证成功。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。

基于FPGA的数字频率计源代码文件，已验证成功。并且用数字数码管显示的频率计的值。有溢出则报警。设置复位开关，无条件进行复位清0操作。