基于VHDL数字乘法器
数字电路中,算术运算单元是数字系统的重要组成部分,算术运算主要有加、减、乘、除,其中加法器是基本的算术单元,其他算术单元都可以由加法器附加其他模块来实现。组合逻辑构成的乘法器占用硬件资源多,难以实现多位乘法器,不实用。运用时序逻辑方式设计由加法器构成的乘法器具有一定的实用价值。
用户评论
推荐下载
-
8位并行乘法器
8位并行乘法器
72 2018-12-31 -
3位乘法器设计
设计一个3位二进制乘法器,运用dimoand2.0软件,用verilog编写源文件,在Lattice xp2系列的器件实现。
37 2019-01-02 -
阵列乘法器的代码
里面有阵列乘法器的代码及实现波形,verilog语言
27 2019-01-08 -
verilog实现32位无符号乘法器和带符号乘法器
包含MULT、MULTU的v文件以及对应的testbank文件,代码带注释。
38 2021-05-13 -
采用Verilog HDL语言实现阵列乘法器和Booth编码乘法器
采用Verilog HDL语言实现阵列乘法器和Booth编码乘法器、电子技术,开发板制作交流
26 2021-02-20 -
mooth算法乘法器基于FPGA的实现
通过iSE14.7的ISim仿真通过,能实现booth乘法器的功能
29 2019-07-10 -
基于FPGA Verilog的并行乘法器设计
Verilog 串行流水线式DSP乘法器设计,代码通过仿真以及下板调试,从输入到输出只用了三个时钟周期
9 2020-08-21 -
基于FPGA的WALLACE TREE乘法器设计
本文根据FPGA内部标准单元结构,提出了一种改进的WALLACE TREE 6:4压缩器的新型逻辑结构,并用Xilinx提供的工具套件FPGA Edi-ter实现了该压缩器单元。结合乘法器在FPGA中
9 2020-10-28 -
基于FPGA Verilog串行乘法器DSP设计
基于FPGAVerilog串行乘法器DSP设计,代码通过仿真和下板调试,串行的DSP消耗的时间相对较长,但是占用资源较少
14 2020-05-14 -
加法器乘法器等运算电路
加法器、乘法器运算电路的相关知识介绍,比较详细,适合初学者,加法器包括超前进位加法器、曼彻斯特加法器、款位加法器、进位旁路加法器、进位选择加法器等,乘法器由树形乘法器等
15 2020-08-31
暂无评论