暂无评论
基于FPGA的DDR+SDRAM控制器设计与实现
一种SDRAM控制器软核的verilog设计 ,非常实用的源代码，大家一起分享吧
本应用指南描述了在Virtex™-5器件中实现的200MHzDDRSDRAM（JEDECDDR400(PC3200)标准）控制器。本设计实现使用IDELAY单元调整读数据时序。读数据时序校准和调整在此
图像处理系统中SDRAM控制器的FPGA实现、电子技术,开发板制作交流
摘要:为了在嵌入式系统设计中实现对SDRAM存储器的访问,本文提出了一种基于AMBA-AHB总线规范的SDRAM控制器设计方案。方案首先简要介绍了AMBA总线规范,然后在完成整个存储控制器的整体框架设
厂商把产品命名为DDR3-1600，则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1，600MT/s。虽然这些器件确实能够达到所规定的传输速率，但在实际工作负载情况下却不能持续保持该速率。
采用VHDL实现SDRAM控制器状态机的设计、电子技术,开发板制作交流
实现vb对接面对控制 控件的控制，方便设计各种界面的要求 针对vb6.0开发
NANDflash控制器代码，基于Wishbone总线的flash控制器，已经上板通过！
此代码已经用FPGA验证过~完全可以使用
暂无评论