DDR2 SDRAM控制器的设计及FPGA验证
详细介绍了如何利用altera的IPcore设计DDR3控制器
采用VHDL实现SDRAM控制器状态机的设计、电子技术,开发板制作交流
用verilog实现的FPGA UART串口控制器,包含全部源代码和使用手册。非常好用。
lattice公司提供的verilog源码,很好用。
这是NANDFLASH控制器的verilog源码,很有参考价值!
vga控制器的verilog代码包含测试程序,此程序已经验证过了,可以仿真综合下载到芯片上。
用verilog写的1602液晶显示控制器,简洁使用,可移植性强
Intc的verilog源代码,用于接收中断源的中断信号,并判断优先级,依次发给CPU,CPU通过查状态寄存器IFSR确定需要服务的中断源,从而按优先级执行中断服务程序。
DDS频率控制器源码Verilog可调频率