有限域GF128128位矩阵乘法器代码
伽罗瓦域GF(2^128)乘法器是Ghash算法(一种用于加解密系统散列算法)的核心部件,其速度与硬件开销决定着整个Ghash模块的整体性能。本文通过Arash Reyhani-Masoleh 提出的一种算法,进行分析设计,然后用Verilog编程进行仿真,最后用Synplify 进行综合。最后,通过与一些其他的乘法器实现方法相比较,可以知道,依现在的硬件来看也是很容易实现。
用户评论
推荐下载
-
VHDL语言无符号32位乘法器
VHDL language: unsigned 32-bit multiplier
66 2019-06-27 -
8位乘法器用verilog语言编写
用verilog语言编写的8位乘法器,完成了8位二进制的整数乘法,供大家参考
65 2019-07-09 -
移位相加型8位乘法器
采用Verilog语言设计的移位相加型8位硬件乘法器小论文
25 2019-05-31 -
32位限位浮点数乘法器
在学习《自己设计制作CPU与单片机》这本书时,根据书中的线索在quartus II 13.1下斗出来的32位限位浮点数的乘法器(一样的步骤设计其除法器)。
37 2018-12-27 -
Verilog 设计:16 位符号数乘法器
此设计使用 Booth 编码和 Wallace 树型结构实现 16 位有符号数的快速乘法。输入为两个 16 位有符号数,输出为 32 位有符号乘积。
5 2024-04-29 -
基于形式化方法的有限域乘法器的建模与验证
针对有限域乘法器设计正确性的问题进行研究,阐述了有限域乘法器在高阶逻辑定理证明器HOL4中进行形式化建模和验证的过程。通过分析电路的结构特性和时序特性,提出了结合层次化和基于周期的形式化建模方法,构建
10 2020-10-27 -
论文研究一类有限域的高效部分并行乘法器.pdf
为了进行快速的变型设计,需要一个合理的产品结构设计模型,据此提出一种基于产品基因的新的变型设计方法。建立了支持变型设计的产品基因模型及其操作序列,并由此构建出产品优化模型。运用人工免疫算法得到了产品变
14 2020-05-01 -
VHDL实例8位加法器与乘法器设计
VHDL实例8位加法器与乘法器设计
59 2019-05-15 -
串行乘法器verilog HDL设计代码
移位相加法乘法器设计原理是从被乘数的最低位开始判断,若为1,则乘数左移i(i=0,1...(WIDTH-1))位后,与上一次和相加;若为0,则乘数左移i位后,以0相加,直至被乘数的最高位。
16 2020-05-19 -
基于booth算法的乘法器代码
基于booth算法的乘法器代码,清晰实用!可复用性强
47 2019-07-07
暂无评论