边缘提取用FPGA实现,采用的verilog语言,可以用来处理采集的视频资源。