verilog综合

采用硬件描述语言verilogHDL写timer,采用golden模型（简单的），用modelsim软件仿真，含整个project。

verilog每一章的课件PPT，eda方面的资源

采用verilog语言，运行在FPGA上的时钟程序，包括小时、分钟、秒，进行计时、

自己总结的一些Verilog语言的基本语法，有这些，用Verilog写个FPGA程序就没有问题了

顶层模块----顶层模块对底层模块进行例化，顶层模块不做逻辑设计。底层模块----共2个底层模块，计时模块：通过在例化时对分频系数的改变，得到1秒，10秒，1分

数字系统设计：VERILOG实现+（第2版）.pdf

SPI 总线 代码 Verilog 读写 SPI接口的verilog实现 项目中使用的许多器件需要SPI接口进行配置，比如PLL：ADF4350，AD：AD9627，VGA：AD8372等，根据SPI

目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描

verilogHDLexamples,基于verilog的非常实用的一些举例链接，可以直接下载

VerilogHDL介绍1.VerilogHDL概述2.VerilogHDL的词法3.VerilogHDL常用语句4.不同抽象级别的不同抽象级别的VerilogHDL模型．基本组合逻辑部件设计基本组合