推荐下载
-
VHDL语言编写的38译码器
38译码器，分别用case语句和if语句编写，均已通过仿真验证，并附有仿真波形图。
43 2018-12-07 -
VHDL编写的UART模块已经调试通过
VHDL编写的UART模块，已经调试通过。。我是在quartus7.2编写的，已经在EP1C6T144C8芯片上调试通过。。。希望对大家有所帮助
33 2019-01-18 -
用VHDL语言编写的数字钟
用VHDL语言编写的数字钟，有整点报时功能。校时功能.还有闹钟工功能。可以定闹钟。适用于FPGA、CPLD。shiEDA实验的必备程序
20 2020-07-17 -
VHDL语言编写的数字分频器
用VHDL语言编写的数字分频器，已经过Quartus 5.0仿真调试。
34 2019-03-02 -
用VHDL语言编写的VGA显示彩条
用VHDL语言编写的彩条显示，部分程序如下: architecture behave of VGA is -- horizontal timing signals constant h_data: i
45 2018-12-08 -
VHDL语言编写的简单计算器
VHDL语言编写的简单计算器，包含加减乘除运算
28 2018-12-08 -
cpld用VHDL编写的音乐程序
使用QUARTUSII为CPLD编写的音乐程序。使用VHDL语言编写。
27 2019-05-20 -
FPGA的数字时钟设计VHDL语言编写
时钟功能：完成分／时的正确计数并显示，由于数码管数目的限制，用发光二极管提示秒；闹钟定时：可设置一组闹钟，并可在需要时将其关闭，利用二极管的发光代替扬声器的发声；时钟校时：可以分别对分／时钟进行调整；
34 2019-07-26 -
verilog和vhdl编写的串口通信代码
verilog和vhdl编写的串口通信代码，可综合
25 2019-08-01 -
VHDL编写的16位计数器
利用VHDL编写的16位数字计数器，另外可在程序中修改为任意的2N分频器
21 2019-05-13
用户评论