FPGA等频率计设计

3.2测量频率范围：分三档：1Hz~999Hz0.01kHz~9.99kHz0.1kHz~99.9kHz3.3测量周期范围：1ms~1s。3.4测量脉宽范围：1ms~1s。测量精度：显示3位有效数字（

实现32位16进制的频率计，并经译码驱动显示。

数字显示频率计的设计--可编程逻辑器件设计方案

频率计数器，可自动换档的，DOC格式的，1HZ~9.99KHZ之内的，有小数点的

本文给大家分享了简易频率计设计源代码。

频率量程2Hz—900KHz,误差

等精度频率计的控制部分单片机的源程序c语言，

模拟电子技术，数电，课程设计设计的方案选择与论证方案论证 （1）方案一 软硬件相结合的实现法，主要的部件有AT89C51单片机芯片、74HC164驱动数码显示寄存器芯片、74LS48位选芯片，

设计一个用等精度测频原理的频率计。频率测量测量范围1~9999；其精度为；用4位带小数点数码管显示其频率；并且具有超量程、欠量程提示功能

文中在FPGA芯片中嵌入MC8051 IP Core,作为控制核心,利用Verilog HDL语言进行编程,设计了以MC8051 IPCore为核心的控制模块、计数模块、锁存模块和LCD显示模块等模块