FPGA等频率计设计

晟旭源 20 0 PDF 2019-02-27 13:02:08

采用FPGA设计，用等频率的方法做的频率计，精度高

推荐下载

用VHDL语言写的频率计程序,四位的。希望能帮上那些EDA的初学者。

本文主要介绍了一种基于TTL系列芯片的简易数字频率计。文中涉及电路的设计方案的选择及电路的仿真和波形观察。数字频率计应用所学的数字电路知识进行设计,电路由放大整形电路、时基电路、逻辑控制电路、计数锁存

3.2测量频率范围:分三档:1Hz~999Hz0.01kHz~9.99kHz0.1kHz~99.9kHz3.3测量周期范围:1ms~1s。3.4测量脉宽范围:1ms~1s。测量精度:显示3位有效数字(

实现32位16进制的频率计,并经译码驱动显示。

数字显示频率计的设计--可编程逻辑器件设计方案

频率计数器,可自动换档的,DOC格式的,1HZ~9.99KHZ之内的,有小数点的

本文给大家分享了简易频率计设计源代码。

模拟电子技术,数电,课程设计设计的方案选择与论证方案论证 (1)方案一软硬件相结合的实现法,主要的部件有AT89C51单片机芯片、74HC164驱动数码显示寄存器芯片、74LS48位选芯片,

设计一个用等精度测频原理的频率计。频率测量测量范围1~9999；其精度为；用4位带小数点数码管显示其频率；并且具有超量程、欠量程提示功能

本文介绍一种以FPGA为核心,基于硬件描述语言VHDL的数字频率计设计与实现。

用户评论

请输入评论内容

评分：

暂无评论