主要实现verilog设计cic滤波器，主要使用ipcore进行设计
SDRAM(同步动态存储器)是一种应用广泛的存储器,具有容量大、数据读写速度快、价格低廉等优点,特别适合那些需要海量存储器的应用领域,例如视频方面。
这个软件的开发是由于我们学校晚上熄灯后，没人想下床关电脑。然后我就得此软件，送我同学。该软件运用的是c语言，编译软件是vc6.0，实现平台win7，xp。
嵌入式SDRAM控制器设计研究
该控制器包含以下特点： 1， 突发传输，可设置突发长度为1,2,4,8和全页。 2， 自定义突发长度。通过stop信号来实现。 一、 控制器的设计 这里，我是根据HY57V2562即256Mbit设计
DDR(双速率)SDRAM控制器参考设计
标准SDR SDRAM控制器参考设计,Lattice提供Vrilog代码
Verilog code of the DMA controller master port
一种Verilog语言实现的可变模长计数器设计，通过与门电路和标准计数器结合实现了5进制、8进制、10进制和12进制四种模数的计数器。该设计具有高度的可定制性和灵活性，在各种数字逻辑设计中都有着广泛的
用户评论