基于FPGA的卷积神经网络加速器

一种基于FPGA的卷积神经网络加速器的设计与实现方法。该加速器可以有效提高LeNet-5卷积神经网络对MNIST手写数据集的识别速度。实现过程中，我们采用并行化处理架构，通过卷积层、池化层、全连接层的

PipeCNN:用于卷积神经网络的基于OpenCL的FPGA加速器

在广泛的领域中，机器学习的任务变得越来越广泛，在一个广泛的系统（从嵌入式系统到数据中心）。同时，一系列的机器学习算法（尤其是卷积和的深度神经网络，即，CNN(无连接节点网络服务)和DNNs(深度神经网

该文档为基于FPGA总线框架的深度卷积神经网络加速器关键技术研究讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看……

为什么要对网络进行压缩和加速呢？最实际的原因在于当前存储条件和硬件的计算速度无法满足复杂网络的需求，当然也许十几年或更远的将来，这些都将不是问题，那么神经网络的压缩和加速是否仍有研究的必要呢？答案是肯

Convolution operator is the core of convolutional neural networks (CNNs) and occupies the most compu

本文研究了基于ZYNQ平台的卷积神经网络加速器的设计和应用。通过对ZYNQ平台的研究和分析，本文提出了一种高效的卷积神经网络加速器设计方案，并对其应用进行了探讨。通过使用该加速器，可以显著提高卷积神经

ABM-SpConv:一种基于FPGA的卷积神经网络推理加速方法

.

本篇论文主要研究利用FPGA对深度卷积神经网络进行加速。首先介绍了深度卷积神经网络的基本结构和特点，然后详细讲解了FPGA的优势和实现方式，最后通过实验验证了FPGA加速对深度卷积神经网络的优化。此研