暂无评论
用Verilog语言实现的FIFO，非常容易读懂
VHDL实现UART，比较完善了。带FIFO的，接收和发送都有。有根据自己理解写的注释。
首先介绍UART硬件接口及电平转换电路，分析UART的传输时序并利用VerilogHDL语言进行建模与仿真，最后通过开发板与PC相连进行RS-232通信来测试UART收发器的正确性。
moduleFIFO2(clock,reset,data,wrreq,rdreq,q,full,empty);parameterN=8;parameterM=16;inputclock;inputre
基于FPGA的高速异步FIFO设计
数字信号处理中经常使用到FIFO存储器，本程序就是用verilog语言编写的FIFO存储器，将每个模块分开，层次清晰。
01_静态时序分析基本原理和时序分析模型.pdf02_使用QuartusIITimequest时序分析器约束分析设计.pdf03_传统时序分析器TAN到基于SDC的Timequest时序分析器转换.p
spring-cloud的官方指导，适合收藏离线查阅
在DSP28335上实现串口中断可以提高数据传输的效率，使用FIFO缓冲区实现串口中断的具体步骤，并提供了代码实例。通过本实验，您可以更好地理解DSP28335的串口通信原理及中断处理机制。更多详细内
本资源是基于fpga平台实现由串口接收到数据进行ask调制以后在发送给pc端，其中实现了fifo的设计，rom的设计以及ask调制
暂无评论