SDRAM FPGA IP CORE
SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写。
文件列表
Altera_SDRAM_controller_IP_CORE.rar
(预估有个84文件)
Altera_SDRAM_controller_IP_CORE
sdr_sdram.pdf
630KB
verilog.rar
759KB
vhdl
route
sdr_sdram.esf
471B
sdr_sdram.csf
3KB
sdr_sdram.vqm
155KB
pll1.vhd
5KB
model
暂无评论