QuartusII的HDL输入设计

空间矢量脉宽调制算法是电压型逆变器控制方面的研究热点,广泛应用于三相电力系统中。基于硬件的FPGA/CPLD芯片能满足该算法对处理速度、实时性、可靠性较高的要求,本文利用Verilog HDL实现空间

hdl-hdl_2015_r2，ADI公司出品用于配置AD9361的verlog代码集

HDL参考设计 HDL库和项目,用于各种参考设计和原型系统。 该存储库包含HDL代码(Verilog或VHDL)和使用Xilinx和/或Intel工具链创建和构建特定FPGA示例设计所需的Tcl脚本。

moduleFIFO2(clock,reset,data,wrreq,rdreq,q,full,empty);parameterN=8;parameterM=16;inputclock;inputre

基于FPGA的FM调制与解调，资源为FM工程文件和说明文件，软件QuartusII11.0，语言verilogHDL，调制信号为正弦波，载波信号为正弦波，FM调制直接调频（DDS技术），FM解调非相干

Verilog-HDL基础知识 Verilog-HDL开发实践 Verilog-HDL系统设计 xilinx开发实践

设计一个数字系统,使其:( 设计一个数字系统,使其:(1 )按1Hz 的频率从0 开始加 开始加1 计数,当计到99时,再来一个时钟信号则产 时,再来一个时钟信号则产 生 进位 信号,并清零,然后又从

数字系统设计与Verilog HDL语言

VerilogHDL数字设计与综合.pdf

非常实用的verilog教程，非常适合初学者使用，内含大量案例，可以直接使用