quartus上用verilog写的串口代码,分为收和发模块,例化的时候可以配置波特率,输入时钟和停止位等参数,默认8位数据,1个停止位,参考了www.fpga4fun.com网站的资料