数字钟设计EDA

theron5507 38 0 RAR 2019-04-30 12:04:33

南京理工大学电工电子综合实验，数字计时器设计实验报告

推荐下载

用vhdl语言编写!此数字钟是动态显示!大家可根据此报告来理解!

中国矿业大学徐海学院信息10-1 非常全面的阐述了数字钟的应用及原理描述

很完整的数字钟程序课程设计

数字钟VHDL软件设计,包含多种功能,报时,12,24切换,调时

盘偏激AT89C51数字钟的PCB原文件

1.实现 FPGA 对八位动态数码管的控制,使其能够正常工作； 2.应用八位数码管作为显示器件设计一个简单数字钟

CO EQU 200 ;5ms中断计数时间常数,表示1s计数200次BUF EQU 30HHOUR EQU 34HMIN EQU 35HSEC EQU 36HDEDA EQ

pic16f887 ds1307 tc74 课程设计报告

此为使用VHDL写的一个数字时钟,附带闹钟和整点报时的功能,可以实现对数字钟及其闹钟时分秒的调整。显示使用六位共阴极数码管显示。

用户评论

请输入评论内容

评分：

暂无评论