基于FSL总线的UART外设IP核的设计.doc

裁剪并完善了MCS-51微处理器指令集完全兼并的8051IP核，减少了设计面积，提高了运用速度

Inautomationthereareusedinexpensiveserialcommunicationbustechnologies(eg.RS-485,CAN,etc.)thatallowc

基于FPGA的UART模块的设计，很好的资源。模块化讲解。

本代码是用VERILOG编写符合16550规范的UARTip核，实测可用

基于xilinx公司的KC705开发板，设计了一套基于FPGA的UART接口，亲测收发无误

基于FPGA的串口UART设计附设计框架和设计源码

一个51的ip核，用verilog完成的，直接把你的51程序下到你FPGA学习板子存储器里，就能在fpga里实现51的功能，相当的强大

VerilogHDL(HardwareDescriptionLanguage)是一种硬件描述语言，可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性、数据流特性、结

这分资源是用Verilog编写的SD卡IP核，有代码有工程

基于verilog的oc8051IP核 用于FPGA学习和开发