vb动态秒表

基于FPGA实现秒表，8位数码管实现，verilog代码，已下载实现

一个简单的EventBus使用demo

秒表VHDL程序，使用quartusII,用6进制计数器，10进制计数器搭成的秒表。

eda电子秒表

基于VHDL的数字秒表设计,包含源代码，实验图，设计流图

使用javascript制作计时秒表，很好用，点击开始开始计时，点击暂停计时停止

CALayer实现秒表的动画CADisplayLink保证正常的计时

FPGA implementation stopwatch

应用AT89C51的定时器设计一个简易电子秒表，用2位数码管显示计时时间，计时范围0.1～9.9s，有清零、开始、停止功能。

基于verilog的秒表的设计，可以让你在大学的一些实验课上轻松通过哦