VHDL数字秒表

数字秒表multisim仿真源文件,分为分,秒,1/100秒,当按下开始键,开始计时,multisim10及以上版本的软件可以正常打开仿真。

基于FPGA的数字秒表设计，运用VHDL语言，程序代码，调试成功

用MULTISIM软件实现电子秒表设计，设计电路包括基本RS触发电路，多谐振荡电路，单稳态电路和计数译码显示电路，可以实现启动计时，停止计时和计数清零的作用。该电路主要用于数字电子计数教学的综合设计实

课程实验秒表的显示范围是00:00:00-59:59:99，显示精度为10ms，其拥有可控的自动报警功能（可通过蜂鸣器控制模块的clk端选择计数一小时后报时或者不报时，如想要报时则接通clk端，反之c

这一款数字式秒表是基于8255的并口输出功能，8253的计时功能，8259的中断控制功能所设计的，以及7段显示器作为秒表时间显示，通过此设计让我们更好地了解各种芯片的功能。——————内含源代码

数字式秒表的功能要求（1）显示系统提示符“P.”。（2）定义5个功能键：分别为秒表启动键；停止键；暂停键；继续键；清零键。秒表显示时间为秒个位、秒十位。在系统提示符状态下，按启动、停止键开启、停止秒表

接口技术课程设计，电子秒表可实现以百分之一计数，即计数精确到0.01秒，用八位数码管显示，并且可以实现开始、暂停、清零等操作，功能齐全。

使用89c2051设计体积小巧，利用了单片机T0中断设计计时准确

数电实验设计，秒表，分别有计数清零和暂停三个功能。文件中有简易解释

数字秒表的设计——计时模块，EDA课程设计报告完整版