序列发生和检测

主要介绍了利用verilog语言进行序列检测器的社及

序列检测器实验报告verilog图形分析

此为用vhdl语言设计的序列检测器的源代码。检测到规定元码就输出1.

101序列检测器的verilog程序，系本人FPGA初学实践，FSM

基于人工电视监视的交通检测方法存在检测效率低、实时性差的缺点,提出了基于视频序列的交通参数和交通事件检测系统。将采集和预处理后的视频信号通过DSP处理,检测视频交通参数和交通事件,提取的交通参数和交通

GMM-KMeans异常检测 对于一维时间序列数据,使用GMM和K-means算法检测离群值。对一维时间序列数据,采用GMM和K-Means算法进行异常点检测。

可以产生指定长度的序列号,并且可以格式化该序列号。

本工程为2011年电子设计大赛E题信号发生程序的一部分，实现了伪随机序列的发生及曼彻斯特编码，仿真环境为ISE10.1与ModelSim联合仿真，附有仿真结果图。

电子科技大学优秀硕士毕业论文，论文中介绍了解决DDWS和DDFS合成信号的方法。

matlab开发-序列发生器或手动v091。堆芯/序列发生器预释放手册v0.91。