用VerilogHDL实现1024位数据并行输入,32位数据串行输入,并带有其测试的源代码,经验证可以很好的实验并串转换功能