数字电子系统设计：多功能数字钟.ms10

一． 设计内容： 1、 准确计时，以数字形式显示时、分、秒的时间； 2、 小时计时要求“24翻1”，分和秒的计时为60进制。 3、 可手动较正:能进行时、分、秒的时间校正，只要将开关置于手动位置，可对

介绍了利用VHDL硬件描述语言设计的多功能数字钟的思路和技术。

多功能数字钟是学习数字电路必做的实验，经过学习整理，这份实验指导详尽的介绍了饰演的原理、内容，还把实验中的代码分模块的卸载了文件夹中

基于VerilogHDL语言实现多功能数字时钟内含有程序

在FPGA开发环境下,以QuartusII软件为系统设计平台,采用Verilog HDL语言,运用自上而下的模块化编程思想和实现方案对多功能数字钟各功能模块进行设计.在原理图文件中添加各功能模块元件符

用方波信号发生器发出1HZ的稳定的方波信号作为CP信号输入 ,秒计数器满60向分计数器进位,分计数器满60向小时进位,小时计数器按“23翻0”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电

基于labview的数字钟设计。 数字显示使用布尔方形指示灯，模仿7段数码管结构。

电子数字钟的应用十分广泛，通过计时精度很高的石英晶振，采用相应进制的计数器，转化为二进制数，经译码和显示电路准确的将时间"时""分""秒"用数字方式显示出来

这是自己辛辛苦苦做的毕业设计，包括程序和论文，程序是用C#写的，主要功能有日历显示、整半点报时、倒计时、定时关机等，不是很完整，部分参照了别人的程序

Verilog多功能数字钟的设计—毕业设计VHDL